HOME Corporate Product Verilog VHDL Link Contact Site map


本ページではハードウェア記述言語の中のVerilog-HDLに関し記述例を中心に述べ、
入門書というよりはサンプル的な要素を充実したいと考えております。
ハードウェア開発に本ページが少しでも手助けになれば幸いです。

■ 　Verilog-HDLとは
■ 　Module
■ 　[例：ハーフアダー]の詳細
■ 　宣言
■ 　論理値、数値表現
■ 　演算子
■ 　組み合わせ回路　１
■ 　組み合わせ回路　２
■ 　if文、case文、casex文
■ 　alwaysの概念
■ 　always文
■ 　階層記述


74シリーズサンプル

■ 74xx42 BCD to Decimal Decoder
■ 74xx74 D-FF with Preset and Clear
■ 74xx83 4-bit Binary Adder
■ 74xx85 4-bit Magnitude camparator
■ 74xx109 JK-FF with Preset and Clear
■ 74xx125 Quadruple Bus Buffer Gates
with 3-State Outputs
■ 74xx138 3 to 8 Demultiplexer
■ 74xx147 10 to 4 Priority Encoder
■ 74xx153 Dual 4-Line to 1Line Data
Selectors/Multiplexers
■ 74xx157 2 to 1 Data Selectors
■ 74xx163 Synchronous Presettable Binary Counter
with Clear
■ 74xx164 8-Bit Parallel-Out Serial
Shift Registers
■ 74xx166 8-bit Shift Register(no use clock Inh)
■ 74xx191 Sunchronous 4-Bit Up/Down Decade
and Binary Counters
■ 74xx280 9-Bit Parity Generators/Checkers
■ 74xx299 8-Bit Shift Register
■ 74xx373 Octal D-Type Transparent Latches
with 3-State 　Outputs
■ 74xx688 8-Bit Identity Comparators
■ 74xx4040 12-Stage Binary Counters



Verilog-HDL講座に関し、質問・ご感想をお寄せ下さい。
多数質問が寄せられた場合、Q＆Aコーナーを開設致します。



Back

HOME Corporate Product Verilog VHDL Link Contact Site map