HOME Corporate Product Verilog VHDL Link Contact Site map


階層をもったデザインの表現を以下に示します。
  • 文法
　　モジュール名　　インスタンス名（ポート・リスト）
  • ポート・リストの記述方法は２種類あります。
    • ポートの順番による接続（接続信号　、接続信号）
    • ポート名による接続（．定義側ポート名（接続信号）， ．定義側ポート名（接続信号））


＊上位階層のモジュール
　　　module DFF4 (CLK,D,Q);
　　　　　　input CLK;
　　　　　　input [3:0] D;
　　　　　　output [3:0] Q;

　　　　　　DFF DFF0 (CLK , D[0] ,Q[0]); 　　　　　　　　　//ポートの順番による接続
　　　　　　DFF DFF1 (CLK , D[1] ,Q[1]); 　　　　　　　　　//ポートの順番による接続
　　　　　　DFF DFF2 (.(CK)CLK, .(D)D[2], .(Q)Q[2]); 　//ポート名による接続
　　　　　　DFF DFF3 (.(D)D[3], .(CK)CLK, .(Q)Q[3]); 　//ポート名による接続

　　　endmodule


＊階層下のモジュール
　　　module DFF (CK,D,Q);
　　　　　　input CK,D;
　　　　　　output Q;
　　　　　　reg Q;

　　　　　　always@(posedge CK)
　　　　　　　　　Q <= D;

　　　endmodule



Back

HOME Corporate Product Verilog VHDL Link Contact Site map