Verilog-HDLは、米国ゲートウェイ社（現Cadence社）で、Verilog XLという
シュミレータ用に開発されたHDLであり、世界的に普及している。

しかし、標準化されたのは遅く、１９９５年にIEEE Std-1364となった。

Verilog-HDLはシステムからスイッチに至るハードウェア全般の記述を対象と
しており、ハードウェアの構造と動作の両面を記述できる。

Verilog-HDLでも回路は階層的に記述する。

最下層の回路は動作的に記述し、上位の回路は構造的に記述する。

特徴としては、RTLに的を絞った簡潔な記述、テストパターン記述言語としての
高い能率性などがあげられる。