 |
 |
 |
 |
 |
 |
 |
 |
| VHDLとは、米国国防省のVHSIC（Very High Speed Integrated Circuit）委員会で1981年に提唱され、1986年にIEEE（米国電気電子技術協会）での標準化作業が、VASG（VHDL
Analysis & Standardization Group）委員会で始まり、1987年12月にIEEE
Std 1076−1987として承認されています。 VHDLは、記述能力の高い言語でさまざまなレベルでの記述が可能です。 システム全体のアルゴリズムを記述（アーキテクチャ・レベルの記述）したり、ハードディスクのデータのやり取りや、モータの制御などをモデル化してシステム全体を抽象度の高いレベルでの記述（ビヘービア・レベルの記述）したり、ロジック回路生成が可能なレベル（RTL：Register Transfer Level）で記述します。 もちろんロジック・ゲートでも記述可能です。 実際には大規模な設計、CPUや通信、画像処理の設計などではまず最初にアーキテクチャ・レベルやビヘービア・レベルで記述し、システム全体を検証します。システムのバグを早い段階で見つけ出すことにより設計の効率化を図ります。その後、検証されたシステムの中でASIC化する部分をRTLで記述し直し、ロジック回路を生成します。 もちろん小規模な設計では、最初からRTLで記述し、シミュレーション検証しロジック回路を生成します。 現在のところVHDL記述のロジック回路設計への利用はこのRTLがほとんどです。 |
 |
|
|
|
|
|
|
|
|