ＶＨＤＬでは、"--"から行末までがコメント文になります。
コメント文はＶＨＤＬとしてはいっさい処理されませんが、他のツールとのインターフェースに使用されることもあります。

-- ライブラリ宣言　　コメント文
　　　　library IEEE;
-- パッケージ呼び出し
　　　　use IEEE std_logic_1164.all;

-- エンティティ　　　コメント文
　　　　entity HALH_ADDER is
　　　　port(
　　　　　　A :in std_logic;
　　　　　　B :in std_logic;
　　　　　　S :out std_logic;
　　　　　　CO :out std_logic
　　　　　);
　　　　end HALF_ADDER;

-- アーキテクチャ　　コメント文
　　　　architecture DATAFLOW of HALF_ADDER is
　　　　signal C:std_logic;
　　　　signal D;std_logic;
　　　　begin
　　　　　　　C <= A or B;
　　　　　　　D <= A nand B;
　　　　　　　CO <= not D;
　　　　　　　S <= C and D;
　　　　end DATAFLOW;